



INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

H04L 25/02, 7/10, H04J 3/06

(11) Internationale Veröffentlichungsnummer:

WO 00/56026

**A1** (43) Internationales

Veröffentlichungsdatum:

21. September 2000 (21.09.00)

(21) Internationales Aktenzeichen:

PCT/DE00/00641

(22) Internationales Anmeldedatum:

DE

1. März 2000 (01.03.00)

(81) Bestimmungsstaaten: JP, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC,

NL, PT, SE).

(30) Prioritätsdaten:

199 11 464.1

15. März 1999 (15.03.99)

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): DAUTH, Fritz, Jörg [DE/DE]; Ignaz-Günther-Strasse 19, D-83607 Holzkirchen

(74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22 16 34, D-80506 München (DE).

Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen

(54) Title: PRODUCTION OF CLOCK SIGNALS FOR SAMPLING DATA SIGNALS WITH DIFFERENT RATES USING A PHASE-LOCKING LOOP


(54) Bezeichnung: GEWINNUNG VON TAKTSIGNALEN ZUR ABTASTUNG VON DATENSIGNALEN UNTERSCHIEDLICHER DATENRATEN MIT HILFE EINES PHASENREGELKREISES

#### (57) Abstract

During a synchronisation process carried out using a phase-locking loop (PLL), one data signal (cds, ds) after the other is sampled with a clock signal (ts) with different frequencies, these different frequencies being allocated to different transmission protocols. Said data signals are checked for the presence of protocol identification information (PID1...n) allocated to the selected clock signal (ts) until said protocol identification information (PID1...n) is detected. The frequency resolution of the phase-locking loop (PLL) is advantageously increased, which in turn improves the synchronisation of the clock signal (ts) with the data signal (ds).

#### (57) Zusammenfassung

Bei einem Synchronisiervorgang mit Hilfe eines Phasenregelkreises (PLL) wird ein Datensignal (cds, ds) nacheinander mit einem Taktsignal (ts) mit unterschiedlichen Frequenzen, die unterschiedlichen Übertragungsprotokollen zugeordnet sind, abgetastet und auf das Vorhandensein einer dem ausgewählten Taktsignal (ts) zugeordneten Protokoll-Identifizierungsinformation (PID1...n) hin überprüft, bis eine Protokoll-Identifizierungsinformation (PID1...n) detektiert wird. Vorteilhaft wird die Frequenzauflösung des Phasenregelkreises (PLL) erhöht und somit die Synchronisierung des Taktsignals (ts) auf das Datensignal (ds) verbessert.



### LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
ΑÜ	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
AZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
ВJ	Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	. MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	ΙT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JР	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	zw	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumānien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	LI	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR	Liberia	SG	Singapur		

Beschreibung

GEWINNUNG VON TAKTSIGNALEN ZUR ABTASTUNG VON DATENSIGNALEN UNTERSCHIEDLICHER DATENRATEN MIT HILFE EINES PHASENREGELKREISES

5

10

Die weitgehende Transparenz optischer Netze hinsichtlich Datenübertragungsraten sowie der Einsatz unterschiedlicher Übertragungsverfahren bzw. Übertragungsprotokolle für die Übermittlung der digitalen Informationen – beispielsweise Synchrone Digitale Hierarchie SDH, Gigabit-Ethernet, Fiber Channel – erfordert zukünftige Einrichtungen zur Datenregenerierung bzw. zur Wiederherstellung der Amplitude, Flanke und des Taktes eins übermittelten, digitalen Datensignals bzw.

15 Datenstromes - auch als "3R-Datenregenerierung" bezeichnet.

Vorrichtungen zur Erzeugung eines Taktsignals aus einem digitalen Datenstrom bzw. aus einem Datensignalstrom sind bekannt. Für die Taktrückgewinnung werden häufig Phasen/Frequenzregelkreise bzw. Phasenregelschleifen eingesetzt, welche beispielsweise einen Phasendiskriminator, einen Frequenzdiskriminator, Schleifenfilter, spannungsgesteuerte Oszillatoren – auch als VCO bezeichnet – und einstellbare digitale Frequenzteiler umfassen. Die Funktion von Phasenregelschleifen zur Rückgewinnung des Taktes aus einem digitalen Datenstrom und die Abtastung des zu regenerierenden, digitalen Datenstromes mit Hilfe eines Abtast-Flip-Flops sind dem Fachmann hinreichend bekannt, so daß auf deren Funktionsweise nicht näher eingegangen wird.

30

35

Zur Voreinstellung der Phasenregelschleife werden unterschiedliche Verfahren zur Ermittlung der Datenübertragungsrate des digitalen Datenstromes eingesetzt. Alle insbesondere in Weitverkehrsnetzen bzw. WAN-Kommunikationsnetzen eingesetzten Verfahren beruhen auf einer mehr oder weniger exakten Ermittlung der statistisch verteilten Flankenwechsel des Datenstromes innerhalb eines definierten Beobachtungszeitrau-

WO 00/56026 PCT/DE00/00641

2

mes. Aus der Anzahl der erkannten Flankenwechsel können Rückschlüsse auf die aktuelle Datenübertragungsrate geschlossen werden. Diese Verfahren werden auch als Flankendichteanalysen bezeichnet. Für niedrige Übertragungsraten kommen neben der beschriebenen Flankendichteanalyse auch Periodendauermessungen einzelner Bits zum Einsatz.

5

35

In der Offenlegungsschrift DE 197 04 299 A1 ist beispielsweise eine Vorrichtung zur Gewinnung eines Taktsignals aus 10 einem Datensignal sowie eine Bitratenerkennungseinrichtung zur Ermittlung der Bitrate des eingehenden Datensignals beschrieben. Die Vorrichtung umfaßt eine Phasen-/Frequenzregeleinrichtung sowie eine im Rückkopplungszweig der Phasen-/Frequenzregeleinrichtung angeordnete und mit 15 Hilfe eines Datenwortes umschaltbares Frequenzteilereinrichtung. Die umschaltbare Frequenzteilereinrichtung ist mit der Bitratenerkennungseinrichtung verbunden, welcher der digitale Datenstrom und zumindest ein Referenzfrequenzsignal zuführbar sind. In Abhängigkeit des anliegenden Referenzfrequenzsignals und des herangeführten digitalen Datenstromes wird durch die 20 Bitratenerkennungseinrichtung ein Bitraten-abhängiges Datenwort erzeugt, welches anschließend der in der Phasen-/Frequenzregeleinrichtung angeordneten Frequenzteilereinrichtung zugeführt wird. Die beschriebene Vorrichtung zur Gewin-25 nung eines Taktsignals aus einem digitalen Datensignal bzw. Datenstrom hat den Nachteil, daß die Auflösung der Erkennungsschaltung stark begrenzt ist, d.h. Übertragungsraten des digitalen Datenstromes, die sich um weniger als den Faktor 4 unterscheiden, können durch diese nicht sicher differenziert 30 werden. Ein weiterer Nachteil besteht in der Gefahr einer Fehlsynchronisierung auf Nebenlinien des Frequenzspektrums während der Übertragung spezieller Dateninhalte - beispielsweise bei der Übertragung von AIS-Informationen bei SDH-Signalen - Synchrone Digitale Hierarchie.

Der Erfindung liegt die Aufgabe zugrunde, die Gewinnung eines Taktsignals aus einem übermittelten, digitalen Datensignal

während eines Synchronisierungsvorgangs und insbesondere die Synchronisierung des Taktsignals auf das eingehende digitale Datensignal zu verbessern. Die Aufgabe wird durch ein Verfahren und durch eine Anordnung ausgehend von einem Verfahren und einer Anordnung gemäß den Merkmalen des Oberbegriffs der Patentansprüche 1 und 5 durch deren kennzeichnende Merkmale gelöst.

Durch das erfindungsgemäße Verfahren wird eine automatische
Gewinnung von Taktsignalen zur Abtastung von Datensignalen
unterschiedlicher Datenraten mit Hilfe eines Phasenregelkreises realisiert. Der wesentliche Aspekt des erfindungsgemäßen
Verfahrens besteht darin, daß bei einem Synchronisiervorgang
das Datensignal nacheinander mit einem Taktsignal mit unterschiedlichen Frequenzen, die unterschiedlichen Übertragungsprotokollen zugeordnet sind, abgetastet und auf das Vorhandensein einer dem ausgewählten Taktsignal zugeordneten Protokoll-Identifizierungsinformation hin überprüft wird, bis eine
Protokoll-Identifizierungsinformation detektiert wird.

20

25

30

35

5

Der wesentliche Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß durch die Verknüpfung von der Erfassung der Übertragungsrate des übermittelten, digitalen Datensignals und der Erfassung des auf der Frequenz des digitalen Datensignals bzw. des erzeugten Taktsignals abgestimmten Übertragungsprotokolls eine Fehlsynchronisation des erzeugten Taktsignals auf Nebenlinien, Harmonische und Subharmonische der Übertragungsfrequenz bzw. der Übertragungsrate des Datensignals vermieden wird. Durch das erfindungsgemäße Verfahren können auch im Frequenzbereich benachbart angeordnete Übertragungsraten sicher unterschieden werden - z.B. Unterscheidung von "Gigabit-Ethernet" mit einer Übertragungsrate von 1,25 GBit/s und "Fiber Channel" mit einer Übertragungsrate von 1,064 GBit/s. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß eine automatische Einstellung der Übertragungsrate zur "3R-Datenregenerierung" für rahmenorientierte Übertragungsverfahren sowie die automatische

WO 00/56026 PCT/DE00/00641

4

Erkennung des jeweiligen Übertragungsprotokolls ermöglicht wird. Durch das erfindungsgemäße Verfahren wird in zukünftigen, optischen Kommunikationsnetzen neben einer reinen Wellenlängenkonvertierung mittels flexibler "3R-Datenregenerierung" eine Analyse der jeweils übertragenen digitalen Datensignale bzw. Datenströme ermöglicht – beispielsweise für die Aufbereitung einer Statistik, für die Realisierung einer Netzplanung oder für eine volumenabhängige Abrechnung.

Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sowie eine Anordnung zur automatischen Gewinnung von Taktsignalen sind den weiteren Ansprüchen zu entnehmen.

Im folgenden wird das erfindungsgemäße Verfahren anhand 15 zweier Zeichnungen näher erläutert. Dabei zeigen:

5

20

30

35

FIG 1 eine Schaltungsanordnung zur erfindungsgemäßen Gewinnung eines Taktsignals aus einem übermittelten, digitalen Datenstrom und

FIG 2 eine beispielhafte, tabellarische Darstellung der für die Durchführung des erfindungsgemäßen Verfahrens erforderlichen und in einem Speicher der Schaltungsanordnung gespeicherten binären Informa-

25 tionen.

FIG 1 zeigt in einem Blockschaltbild ein Ausführungsbeispiel einer Schaltungsanordnung zur Erzeugung eines Taktsignals ts aus einem herangeführten, digitalen Datensignal bzw. Datenstrom ds. Die in FIG 1 dargestellte Schaltungsanordnung ist in zwei jeweils durch ein strichpunktiertes Rechteck dargestellte, funktionale Schaltungseinheiten PLL, RD unterteilbar. Die erste funktionale Schaltungseinheit umfaßt eine dem Fachmann allgemein bekannte Phasen-/Frequnezregeleinrichtung (PLL) – auch als Phasenregelkreis oder PLL-Schaltung bezeichnet – und die zweite Schaltungseinheit eine mit der Phasen-/Frequnezregeleinrichtung (PLL) verbundene Rahmenerkennungs-

einheit RD, welche im folgenden auch als Rahmendetektor bezeichnet wird.

An einem Eingang ET der Phasen-/Frequenzregeleinrichtung PLL 5 ist ein mit Hilfe eines Übertragungsprotokolls übermittelter, digitaler Datenstrom ds herangeführt, welcher an einen Eingang EF eines Abtast-Flip-Flops AFF weitergeleitet ist. Für das Ausführungsbeispiel sei angenommen, daß der Datenstrom ds gemäß der Synchronen Digitalen Hierarchie - SDH - übermittelt 10 werden. Die Synchrone Digitale Hierarchie basiert auf der synchronen Übertragung von Nutzinformationen unter Verwendung von synchronen Transportmodulen - auch als STM bezeichnet mit einheitlicher Struktur. Das Basistransportmodul ist der STM-1-Rahmen mit einer Datenübertragungsrate von 155 MBit/s. Jeder STM-1-Rahmen besteht aus einer Matrix aus 9 Reihen mit 15 jeweils 270 Datenoktetts. Der Rahmen hat eine Wiederholfrequnez von 125  $\mu$ s, die Übertragung erfolgt mit einer Bitrate von 155,520 MBit/s. Der STM-1-Rahmen ist in ein Nutzfeld auch als Payload bezeichnet - und ein Kopffeld - auch als 20 Overhead bezeichnet -, die ersten 9 Oktett aller 9 Reihen beinhalten das Kopffeld, die restlichen Spalten das Nutzfeld. Im Kopffeld sind Informationen enthalten, die zum Betrieb der SDH-Systeme erforderlich sind, diese werden auch als "Section-Overhead" - SOH - bezeichnet und in den SOH-Feldern der 25 Kopffeldes transportiert. In den SOH-Feldern sind beispielsweise die dem Fachmann bekannten und jeweils Rahmenerkennungs-Informationen repräsentierende A1- und A2-Bytes enthalten.

Der Dateneingang ET der Phasen-/Frequenzregeleinrichtung PLL ist gleichzeitig mit einem ersten Eingang EP einer Diskriminatoreinheit DE verbunden. An einen zweiten Eingang EF der Diskriminatoreinheit DE ist ein eine Referenzfrequenz aufweisendes Referenzsignal f<sub>Ref</sub> herangeführt. Die Diskriminatoreinheit DE ist funktional in zwei Komponenten unterteilt, einem Phasendiskriminator PD und einem Frequenzfensterdiskriminator FD - jeweils durch ein strichliertes Rechteck verdeutlicht.

Die Diskriminatoreinheit DE ist über einen Ausgang AP mit einem Eingang EL eines Schleifenfilters LF verbunden, welcher wiederum über einen Ausgang AL mit einem Eingang EV eines spannungsgesteuerten Oszillators VCO verbunden ist. An einen Ausgang AV des spannungsgesteuerten Oszillators VCO ist jeweils über einen Eingang ET ein erster und zweiter einstellbarer, digitaler Frequenzteiler T1,T2 angeschlossen. Über jeweils einen Ausgang AT sind der erste digitale Frequenzteiler T1 mit einem Takteingang CLK des Phasendiskriminators PD und der zweite digitale Frequenzteiler T2 mit einem Teilereingang ETF des Frequenzfensterdiskriminators FD verbunden. Die beschriebene Diskriminatoreinheit DE, bestehend aus einem Phasen- und einem Frequenzfensterdiskriminator PD, FD, sowie der Schleifenfilter LF, der spannungsgesteuerte Oszillator VCO und die beiden einstellbaren, digitalen Frequenzteiler T1, T2 sind funktionale Bestandteile einer allgemein bekannten Phasenregelschleife, deren Funktion zur Rückgewinnung des Taktes aus dem herangeführten Datenstrom ds neben der Abtaktung des zu regenerierenden Datenstromes ds in Verbindung mit dem Abtast-Flip-Flop AFF dem Fachmann hinreichend bekannt ist und im folgenden nicht näher beschrieben wird.

10

15

20

Die Phasen-/Frequnezregeleinrichtung PLL weist einen Taktausgang CA auf, welcher mit dem Ausgang AT des ersten Frequenz-25 teilers T1 verbunden und an welchen das erzeugte Taktsignal ts weitergeleitet ist. Der Ausgang AT des ersten Frequenzteilers T1 ist weiterhin mit einem Takteingang CLK des Abtast-Flip-Flops AFF verbunden. Über einen Ausgang AF ist der Abtast-Flip-Flop AFF an einen Datenausgang AT der Phasen-30 /Frequnezregeleinrichtung PLL angeschlossen, an welchen der mit Hilfe des Abtast-Flip-Flops AFF regenerierte Datenstrom cds weitergeleitet ist. Desweiteren ist der Ausgang AF des Abtast-Flip-Flops AFF mit einem Eingang ES eines in der Rahmenerkennungseinheit RD angeordneten Schieberegisters SR ver-35 bunden. Das Schieberegister SR weist einen Takteingang CLK auf, welcher mit dem Ausgang AT des ersten Frequenzteiler T1 verbunden ist.

In der Rahmenerkennungseinheit RD ist weiterhin ein Speicher MEM angeordnet, welcher über eine Verbindungsleitung mit einer in der Rahmenerkennungseinheit RD angeordneten Steuereinheit STRG verbunden ist. Im Speicher MEM ist eine in FIG 2 5 dargestellte Tabelle tab gespeichert ist. Die dargestellte Tabelle tab umfaßt mehrere Tabelleneinträge tel...n, wobei jeder Tabelleneintrag tel...n jeweils einem definierten Übertraqunqsprotokoll zugeordnet ist. In jedem Tabelleneintrag tel...n ist eine das jeweils definierte Übertragungsprotokoll eindeu-10 tig identifizierende Protokoll-Identifizierungsinformation PID1...n - z.B. die in den Overhead-Informationen enthaltenen Rahmen-Erkennungsinformationen, hier das Al- und A2-Byte -, eine Regelkreis-Steuerinformation PLL WORD1...n zur Einstellung 15 der Phasen-/Frequenzregeleinrichtung PLL auf die zu erwartende Übertragungsrate des Datenstromes ds sowie eine weitere Overhead-Steuerinformation CNT WD1...n zur optionalen protokollspezifischen Auswertung und Bearbeitung der in den jeweiligen Datenpakten bzw. Datenrahmen des Datenstromes ds, cds 20 angeordneten Overhead-Informationen gespeichert. Mit Hilfe der Overhead-Steuerinformationen CNT WD1...n können beispielsweise bei einem gemäß dem SDH-Übertragungsverfahren übermittelten Datenstrom ds das in den Overhead-Informationen enthaltene B1-Byte ausgewertet und eventuell neu berechnet wer-25 den.

Die Steuereinheit STRG ist über einen mehrere Datenleitungen umfassenden Datenbus DB mit einem in der Rahmenerkennungseinheit RD angeordneten Speicherregister MR verbunden, an welchem jeweils eine im Speicher MEM gespeicherte Protokoll-Identifizierungsinformation PID1…n übermittelbar und in diesem speicherbar ist - durch ein strichliertes Rechteck angedeutet. Das Schieberegister SR und das Speicherregister MR sind jeweils über einen Ausgang AS,AM und jeweils über mehrere Datenleitungen DL1…n mit entsprechenden Eingängen EC einer Vergleichereinheit COMP - beispielsweise einen Komparator - verbunden. In dem Komparator COMP sind Vergleichermit-

30

WO 00/56026 PCT/DE00/00641

5

8

tel angeordnet, durch welche die an den Eingängen EC anliegenden binären Informationen bzw. Datenworte verglichen werden und das Vergleichsergebnis in Form eines Datensignals int über einen Ausgang AC und eine Signalisierungsleitung SCS an einen Eingang ES der Steuereinheit STRG übermittelt wird.

Über den Datenbus DB ist die Steuereinheit STRG weiterhin mit einer Registereinheit REG verbunden, welche über erste Ausgänge Al und über erste Steuerleitungen SL1 mit einem Steuer-10 eingang S des Frequenzfensterdiskriminators FD, über zweite Ausgänge A2 und über zweite Steuerleitungen SL2 mit entsprechenden Steuereingängen S des zweiten steuerbaren Frequenzteilers T2, über dritte Ausgänge A3 und dritte Steuerleitungen SL3 mit entsprechenden Eingängen S des ersten steu-15 erbaren Frequenzteilers T1 und über vierte Ausgänge A4 und vierte Steuerleitungen SL4 mit entsprechenden Eingängen S des spannungsgesteuerten Oszillators VCO verbunden ist. Die Registereinheit REG weist ein oder mehrere Speicherregister auf in FIG 1 ist nur ein Speicherregister durch ein strichliertes 20 Rechteck dargestellt - in denen jeweils die im Speicher MEM gespeicherten Regeleinrichtungs-Steuerinformationen PLL WORD1...n oder davon abgeleitete Steuerworte bzw. binäre Informationen speicherbar sind, mit denen die in der Phasen-/Frequnezregeleinrichtung PLL angeordneten schaltungstechni-25 schen Komponenten - hier FD, PD, LF, VCO, T1 und T2 - gesteuert werden. Alternativ können von den in der Registereinheit REG gespeicherten Steuerworten analoge Signale abgeleitet und den schaltungstechnischen Komponenten zugeführt werden.

Die Rahmenerkennungseinheit RD weist weiterhin eine Steuer-/Überwachungsschnittstelle SS auf, welche über eine Verbindungsleitung mit der Steuereinheit STRG verbunden ist.

Das mit Hilfe der in FIG 1 dargestellten Schaltungsanordnung 35 realisierbare Verfahren zur Erzeugung eines Taktsignals ts aus dem mit Hilfe eines Übertragungsprotokolls übermittelten digitalen Datenstrom ds ermöglicht wahlweise sowohl die manu-

elle als auch die automatische Auswahl eines Übertragungsprotokolls und eine entsprechende Voreinstellung einer an das ausgewählte Übertragungsprotokoll angepaßten Datenübertragungsrate. Im Folgenden wird das Verfahren zur Erzeugung des 5 Taktsignals ts basierend auf einer manuellen - auch als manueller Betriebsmodus bezeichnet - und basierend auf einer automatischen Auswahl - auch als automatischer Betriebsmodus bezeichnet - des Übertragungsprotokolls und der dazugehörigen Datenübertragungsrate anhand der in FIG 1 dargestellten Schaltungsanordnung näher erläutert. Für das weitere Ausfüh-10 rungsbeispiel sei angenommen, daß der digitale Datenstrom ds mit Hilfe eines rahmenorientierten Übertragungsprotokolls hier STM-1 - an den Eingang ET der Phasen-/Frequenzregeleinrichtung (PLL) übermittelt und an den Dateneingang EF des Abtast-Flip-Flops AFF weitergeleitet wird. 15

### Manueller Betriebsmodus

Bei manuellem Betrieb der Schaltungsanordnung ist das Über-20 tragungsprotokoll bekannt, mit welchem der digitale Datenstrom ds an den Dateneingang EF des Abtast-Flip-Flops AFF übermittelt wird. Aufgrund der Kenntnis des Übertragungsprotokolls wird von der in der Rahmenerkennungseinheit RD angeordneten Steuereinheit STRG der dem STM-1-Übertragungsprotokoll zugeordnete erste Tabelleneintrag tel der Tabelle tab 25 ausgewählt und die entsprechende Regelkreis-Steuerinformation - hier PLL Wortl aus dem Speicher MEM ausgelesen und über den Datenbus DB in das oder die entsprechenden Register in der Registereinheit REG übermittelt. Alternativ können von der 30 übermittelten Regelkreis-Steuerinformation PLL Wortl weitere Steuerinformationen abgleitet und in entsprechenden Register der Registereinheit REG gespeichert werden. Gemäß einer weiteren Ausgestaltungsvariante - nicht dargestellt - können auch mehrere dem STM-1-Übertragungsprotokoll zugeordnete Steuerworte bzw. Regeleinrichtungs-Steuerinformationen in den 35 jeweiligen Tabelleneinträgen tel…n der Tabelle tab gespeichert sein - in FIG 2 nicht dargestellt -, welche über den

Datenbus DB in entsprechende Register der Registereinheit REG übermittelt werden. Durch das Übermitteln des oder der im Speicher MEM gespeicherten Regelkreis-Steuerinformation PLL Wort1...n werden die schaltungstechnischen Komponenten VCO, 5 T1, T2, FD, PD, LF auf die entsprechende Datenübertragungsrate des eingehenden, digitalen Datenstromes ds - hier 155 MBit/s voreingestellt. Desweiteren wird durch die Steuereinheit STRG die dem ausgewählten Übertragungsprotokoll - hier STM-1 - zugeordnete Protokoll-Identifizierungsinformation -10 hier PID1 - aus dem entsprechenden Tabelleneintrag tel der Tabelle tab ausgelesen und über den Datenbus DB an das Speicherregister MR übermittelt und in diesem zwischengespeichert. In diesem Ausführungsbeispiel wird als Protokoll-Identifizierungsinformation PID1 das für das STM-1-Übertragungs-15 protokoll spezifische Rahmenkennungswort bestehend aus dem letzten A1-Byte und dem ersten A2-Byte der Overhead-Informationen an das Speicherregister REG übermittelt.

Wie bereits erläutert, wird die in der Phasen-/Frequenzregeleinrichtung PLL angeordnete Phasenregelschleife 20 durch die in der Registereinheit REG gespeicherte Regelkreis-Steuerinformation PLL WORD1 auf die Datenübertragungsrate des eingehenden digitalen Datenstromes ds angepaßt. Beispielsweise wird durch das Übermitteln entsprechender Steuerinfor-25 mationen si2,3 über die Steuerleitungen SL2 und SL3 die steuerbaren Frequenzteiler T1, T2 derart eingestellt, daß die Frequenz des vom spannungsgesteuerten Oszillator VCO herangeführten Signals zur Anpassung des optimalen Arbeitspunktes des Phasen-Diskriminators PD und des Frequenzfenster-Diskri-30 minators FD entsprechend geteilt wird. Mit Hilfe einer zusätzlichen über die vierte Steuerleitung SL4 übermittelten Steuerinformation - hier si4 - wird eine eventuelle erforderliche Voreinstellung bzw. Umschaltung des spannungsgesteuerten Oszillators VCO realisiert. Gemäß einer alternativen Aus-35 gestaltungsvariante der Schaltungsanordnung können mehrere spannungsgesteuerte Oszillatoren VCO in der Phasen-/Frequenzregeleinrichtung PLL angeordnet sein, wobei jeweils

WO 00/56026 PCT/DE00/00641

11

ein auf die Datenübertragungsrate des eingehenden digitalen Datenstroms ds abgestimmter spannungsgesteuerter Oszillator VCO mit Hilfe des vierten Steuersignals si4 selektierbar ist.

5 Gemäß einer weiteren, in FIG 1 nicht dargestellten Ausgestaltungsvariante der Schaltungsanordnung wird der in der Phasen-/Frequenzregeleinrichtung PLL angeordnete Schleifenfilter LF ebenfalls in Abhängigkeit der in der Registereinheit REG gespeicherten Regelkreis-Steuerinformation PLL\_WORD1...n gesteutet.

Der mit Hilfe des rückgewonnenen Taktsignals ts abgetastete digitale Datenstrom cds wird in das Schieberegister SR eingelesen, d.h. das Schieberegister SR enthält die mit Hilfe des rückgewonnenen Taktes ts eingelesenen Datenbits. Alternativ kann auch der am Eingang ET anliegende, nicht abgetastete Datenstrom ds über eine Verbindungsleitung – in FIG 1 durch eine strichlierte Verbindungsleitung verdeutlicht – in das durch das Taktsignal ts getaktete Schieberegister SR eingelesen werden.

Die in das Schieberegister SR eingelesene Bitfolge wird durch die Vergleichereinheit COMP mit der im Speicherregister MR zwischengespeicherten Protokoll-Identifizierungsinformation - hier pidl - permanent verglichen. Wird durch die Vergleichereinheit COMP eine Übereinstimmung bzw. teilweise Übereinstimmung der eingelesenen, digitalen Bitfolge mit der Protokoll-Identifizierungsinformation pidl festgestellt, wird in der Vergleichereinheit COMP ein entsprechendes Steuersignal int generiert und über die Steuerleitung SCS an die Steuereinheit STRG übermittelt. Durch das Übermitteln der Steuerinformation int an die Steuereinheit STRG wird das Erkennen des ausgewählten Übertragungsprotokolls - hier STM1 - und die Einstellung der zugehörigen Datenübertragungsrate an der Phasen-/Frequenzregeleinrichtung PLL angezeigt.

25

30

WO 00/56026

5

10

Um eine Verbesserung der Synchronisierung des erzeugten Taktsignals ts mit dem eingehenden, digitalen Datenstrom ds zu erreichen, wird gemäß einer weiteren, nicht dargestellten Ausgestaltungsvariante durch die Steuereinheit STRG überprüft, ob die Protokoll-Identifizierungsinformation – hier pidl – in einer für das ausgewählte Übertragungsprotokoll spezifischen Zykluszeit mehrfach, beispielsweise dreimal, erkannt wird. Liegt aufgrund des eingesetzten Übertragungsprotokolls eine asynchrone Rahmenfolge vor – z.B. bei Verwendung des Gigabit-Ethernet-Übertragungsprotokolls – kann mit Hilfe dieser Ausgestaltungsvariante das Pausenpattern – auch als "Interframe Gap" bezeichnet – analysiert werden.

Mit Hilfe der Steuereinheit STRG kann bei Erkennen der ausge-15 wählten bzw. erwarteten Protokoll-Identifizierungsinformation pidl im abgetasteten Datenstrom cds der Beginn der Datenübertragung protokolliert werden. Vorteilhaft kann bei Ausbleiben der periodisch erzeugten Datenrahmen - z.B. bei Verwendung des STM-1-Übertragungsprotokolls - in Verbindung mit weiteren 20 Parametern - z.B. Verlust des Signals (LOS, Lost of Signal) oder optische Pegel - auf eine Störung oder das Ende der Übertragung geschlossen werden. Durch die erfindungsgemäße Analyse der ankommenden Datenrahmen kann für den Fall, daß durch die in der Phasen-/Frequenzregeleinrichtung PLL angeordnete Phasenregelschleife eine Synchronisierung auf eine 25 benachbarte Übertragungsrate - z.B. PDH mit 140 Mbit/s - erfolgt ist, die Nichtverwendung bzw. das Nichterkennen des vorgewählten Übertragungsprotokolls erkannt bzw. protokolliert werden. Wird z.B. das vorgewählte Übertragungsprotokoll nicht erkannt, kann ein automatischer Abbruch der Verbindung 30 eingeleitet werden.

#### Automatischer Betrieb

35 Bei Verwendung der in FIG 1 dargestellten Schaltungsanordnung im automatischen Betriebsmodus soll das durch die Phasen-/Frequenzregeleinrichtung PLL erzeugte Taktsignal ts ohne Be-

dienereingriff auf den am Dateneingang ET eingehenden digitalen Datenstrom aufsynchronisiert und eine anschließende "3D-Datenregenerierung" des digitalen Datenstromes ds ermöglicht werden. Dazu sind in der im Speicher MEM angeordneten Tabelle 5 tab sämtliche zu erwartende Übertragungsprotokolle mit den dazugehörigen protokollspezifischen Protokoll-Identifizierungsinformationen pid1...n und zugehörige Regeleinrichtungs-Steuerinformation PLL WORD1...n zur Einstellung der Phasen-/Frequenzregeleinrichtung PLL auf die zu erwartende Daten-10 übertragungsrate gespeichert. Mit der Aktivierung des Automatik-Betriebsmodus wird die Steuereinheit STRG veranlaßt, die in der Tabelle tab des Speichers MEM angeordneten Protokoll-Identifizierungsinformationen PID1...n und Regeleinrichtungs-Steuerinformationen PLL WORD1...n in beschriebener Art und 15 Weise schrittweise so lange zyklisch an die Registereinheit REG bzw. an das Speicherregister MR zu übermitteln, bis durch die Vergleichereinheit COMP ein in der Tabelle tab gespeichertes, definiertes Übertragungsprotokoll erkannt und an die Steuereinheit STRG gemeldet wird. Bei Erkennen eines im Speicher MEM gespeicherten Übertragungsprotokolls wird das zyklische Abarbeiten der im Speicher MEM angeordneten Tabelle tab beendet. Bei Ausbleiben der Erkennung des aktuell selektierten Übertragungsprotokolls wird nach einer vordefinierten, protokollspezifischen Verzögerung das beschriebene, sukzessive Durchlaufen der gespeicherten Protokoll-Identifizierungsinformationen PID1...n, bzw. Regeleinrichtungs-Steuerinformationen PLL\_WORD1...n erneut durchgeführt.

20

25

35

Der selbständige Ablauf der Protokollsuche kann vorteilhaft erst durch einen Bedienereingriff freigeschaltet werden. Ge-30 mäß einer weiteren vorteilhaften Ausgestaltung ist eine selektive Freischaltung von einer Auswahl der in der Tabelle tab gespeicherten Übertragungsprotokolle mit Hilfe einer entsprechenden Kennung in den jeweiligen Tabelleneinträgen tel…n möglich.

WO 00/56026 PCT/DE00/00641

14

Zur weiteren Verbesserung der Synchronisierüberwachung kann der aktuelle Zustand Phasen-/Frequenzregeleinrichtung PLL mit Hilfe eines allgemein bekannten, zusätzlich in der Phasen-/Frequenzregeleinrichtung PLL angeordneten Lock-Detektors - nicht dargestellt - erfaßt und an die Steuereinheit STRG gemeldet werden.

5

Über die mit der Steuereinheit STRG verbundene Steuer-/Überwachungsschnittstelle SS können die im Speicher MEM ge-10 speicherten Tabelleneinträge tel...n bearbeitet bzw. aktualisiert werden, sowie neben der Überwachung der jeweils übertragenen Übertragungsprotokolle die Freischaltung bestimmter Übertragungsprotokolle gesteuert werden. Über die Steuer-/Uberwachungschnittstelle SS kann weiterhin zwischen dem be-15 schriebenen manuellen oder automatischen Betriebsmodus umgeschaltet werden. Die Steuer-/Überwachungsschnittstelle SS kann beispielsweise an eine übergeordnete Netzwerkverwaltungs- oder Netzwerkmanagementeinheit angeschlossen werden, so daß es beispielsweise einem Netzbetreiber ermöglicht wird, 20 die Datenübertragungsrate des an der Phasen-/Frequenzregeleinrichtung PLL eingehenden digitalen Datenstromes ds zu überwachen und zu steuern.

Durch die erfindungsgemäße Verknüpfung der Voreinstellung der zu erwartenden Datenübertragungsrate an der dem Fachmann allgemein bekannten Phasen-/Frequenzregeleinrichtung PLL und der Überprüfung des für die Vermittlung des digitalen Datenstromes eingesetzten Übertragungsprotokolls durch eine teilweise Auswertung der in den einzelnen Datenrahmen enthaltenen Overhead-Informationen wird eine Fehlsynchronisierung des Taktsignals auf Nebenlinien, Harmonischen und Subharmonischen der Datenübertragungsrate vermieden. Durch das erfindungsgemäße Verfahren können auch nur einen geringen Abstand aufweisende Datenübertragungsraten durch Auswertung der unterschiedlichen Overhead-Informationen sicher unterschieden werden.

### Patentansprüche

1. Verfahren zur automatischen Gewinnung von Taktsignalen (ts) zur Abtastung von Datensignalen (ds) unterschiedlicher Datenraten mit Hilfe eines Phasenregelkreises (PLL),

dadurch gekennzeichnet,

daß bei einem Synchronisiervorgang das Datensignal (cds,ds) nacheinander mit einem Taktsignal (ts) mit unterschiedlichen Frequenzen, die unterschiedlichen Übertragungsprotokollen zugeordnet sind, abgetastet und auf das Vorhandensein einer dem ausgewählten Taktsignal (ts) zugeordneten Protokoll-Identifizierungsinformation (PID1...n) hin überprüft wird, bis eine Protokoll-Identifizierungsinformation (PID1...n) detektiert wird.

15

10

5

 Verfahren nach Anspruch 1, dadurch gekennzeichnet,

daß die Protokoll-Identifizierungsinformation (PID1...n) im Overhead eines Datenrahmens enthalten ist.

20

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,

daß die Protokoll-Identifizierungsinformation (PID1...n) ein Pausensignal repräsentiert.

25

30

35

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet,

daß nach der Detektion des verwendeten Übertragungsprotokolls eine protokollspezifische Bearbeitung zumindest eines Teils der jeweiligen Overhead-Informationen erfolgt.

5. Anordnung zur automatischen Gewinnung von Taktsignalen (ts) zur Abtastung von mit Hilfe von Übertragungsprotokollen übermittelten Datensignalen (ds) unterschiedlicher Datenraten, wobei die Datensignale (ds) zumindest eine das Übertragungsprotokoll eindeutig identifizierende, binäre Protokoll-

Identifizierungsinformation (PID1...n) aufweisen,

- mit einem Phasenregelkreis (PLL) zur Synchronisierung des Taktsignals (ts) mit dem an die Phasen-/Frequenzregeleinrichtung herangeführten digitalen Datensignal (ds),
- 5 mit zumindest einer im Rückkopplungszweig der Phasen-/Frequenzeinrichtung (PLL) angeordneten, steuerbaren Frequenzteilereinrichtung (T1,2),
  - mit Abtastmitteln (AFF, SR) zur Abtastung des digitalen Datensignals (ds) mit Hilfe des Taktsignals (ts),

### 10 dadurch gekennzeichnet,

WO 00/56026

- daß eine Steuereinheit (STRG, REG) vorgesehen ist, die eine einem Übertragungsprotokoll entsprechende Frequenz des Taktsignals (ts) einstellt,
- daß ein Protokolldetektor (RD) vorgesehen ist, in welchem
  die Steuereinheit (STRG, REG) angeordnet ist und der zumindest einen Teil des abgetasteten Datensignals (cds, ds)
  speichert und auf Protokoll-Identifizierungsinformationen
  (PID1...n) hin untersucht und das Untersuchungsergebnis an
  die Steuereinheit (STRG) übermittelt, die bei einer fehlenden Protokoll-Identifizierungsinformation (PID1...n) weitere
  festgelegte Frequenzen des Taktsignals (ts) auswählt, bis
  eine Protokoll-Identifizierungsinformation (PID1...n) im abgetasteten Datensignal (cds, ds) erkannt wird.

## 25 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet,

- daß im Protokolldetektor (RD) mit der Steuereinheit (STRG, REG) verbundene Speichermittel (MEM) zum Abspeichern zumindest einer binären Protokoll-Identifizierungsinformation
- (PID1...n) und zumindest einer der Protokoll-Identifizierungsinformation (PID1...n) jeweils zugeordneten und den Phasenregelkreis (PLL) protokollspezifisch steuernden Regeleinrichtungs-Steuerinformation (PLL\_WORD1...n) angeordnet
  sind,
- 35 daß die Steuereinheit (STRG, REG) Mittel zur Bildung von zumindest einem Steuersignal (sil…4) aus der zumindest einen einer Protokoll-Identifizierungsinformation (PID1…n)

PCT/DE00/00641

17

zugeordneten Regeleinrichtungs-Steuerinformation
(PLL\_WORD1...n) aufweist, wobei das zumindest eine Steuersignal (si1...4) an den Phasenregelkreis (PLL) übermittelt
wird,

- 5 daß im Protokolldetektor (RD) mit der Steuereinheit (STRG, REG) verbundene Detektormittel (SR, COMP, MR) zur Detektion der gespeicherten und der zumindest einen Regeleinrichtungs-Steuerinformation (PLL\_WORD1...n) zugeordneten Protokoll-Identifizierungsinformation (PID1...n) im abgetasteten Datensignal (cds, ds) angeordnet sind,
  - daß die Detektormittel (SR, COMP, MR) Signalerzeugungsmittel zur Erzeugung eines das Detektionsergebnis repräsentierenden Steuersignals (int) aufweisen, das an die Steuereinheit (STRG, REG) übermittelt wird, und
- 15 daß die Steuereinheit (STRG, REG) derart ausgestaltet ist, daß aus der zumindest einen gespeicherten Regeleinrichtungs-Steuerinformation (PLL\_WORD1...n) zumindest ein eine Frequenzteiler-Steuerinformation repräsentierendes Steuersignal (si1,3) gebildet und an die zumindest eine Frequenzteilereinrichtung (T1,2) übermittelt wird.

# 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet,

daß die Steuereinheit (STRG, REG) derart ausgestaltet ist,

daß bei mehreren in den Speichermitteln (MEM) gespeicherten
Protokoll-Identifizierungsinformationen (pidl...n) die diesen
zugeordneten Regeleinrichtungs-Steuerinformationen
(PLL\_WORD1...n) sukzessive an den Phasenregelkreis (PLL) übermittelt und die jeweils zugeordneten Protokoll-Identifizie30 rungsinformationen (PID1...n) im abgetasteten Datenstrom (ds,
cds) sukzessive detektiert werden, wobei die sukzessive
Übermittlung der Regeleinrichtungs-Steuerinformationen
(PLL\_WORD1...n) in Abhängigkeit von dem Detektionsergebniss
erfolgt.

30

35

- 8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet,
- daß die Detektormittel (SR, COMP, MR)
- -- ein Schieberegister (SR), an welches das abgetastete Datensignal oder das Datensignal (cds, ds) und das Taktsignal (ts) herangeführt sind,
  - -- einen mit dem Schieberegister (SR) und mit der Steuereinheit (STRG, REG) verbundenen Komparator (COMP), und
- -- ein mit dem Komparator (COMP) und der Steuereinheit (STRG)

  verbundenes Speicherregister (MR) zum Zwischenspeichern

  einer Protokoll-Identifizierungsinformation (PID1...n)

  umfaßt,
- daß der Komparator (COMP) derart ausgestaltet ist, daß die im Speicherregister (MR) gespeicherte Protokoll-Identifizierungsinformation (PID1...n) mit dem in das Schieberegister (SR) eingelesenen, digitalen Datensignal (cds, ds) verglichen wird und das Vergleichsergebnis mit Hilfe des Steuersignals (int) an die Steuereinheit (STRG) übermittelt wird.
- 9. Anordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet,
  - daß in den Speichermitteln (MEM) unterschiedliche Protokoll-Identifizierungsinformationen (PID1...n) und diesen zugeordnete Overhead-Steuerinformationen (CNT\_WD1...n) gespeichert sind,
  - daß das abgetastete Datensignal (cds, ds) einer mit der Steuereinheit (STRG, REG) verbunden Overhead-Bearbeitungseinheit zur Bearbeitung von im Datensignal (cds, ds) enthaltenen protokollspezifischen Overhead-Informationen zugeführt ist,
  - daß die Overhead-Bearbeitungseinheit und die Steuereinheit (STRG, REG) derart ausgestaltet sind, daß die Overhead-Informationen in Abhängigkeit der zumindest einen dem detektierten Übertragungsprotokoll zugeordneten Overhead-Steuerinformation (CNT WD1...n) bearbeitet werden.

10. Anordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet,

daß die Steuereinheit (STRG, REG) mit einer Steuer-/Überwachungsschnittstelle (SS) verbunden ist, über welche

- die in den Speichermitteln (MEM) gespeicherten Informationen (PID1...n, PLL\_WORD1...n, CNT\_WD1...n) aktualisierbar sind, und/oder
  - Detektionsergebnisse an eine übergeordnete Kommunikationseinheit übermittelbar sind.

10

11. Anordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet,

daß mehrere spannungsgesteuerte Oszillatoren (VCO) in Abhängigkeit von der Regeleinrichtungs-Steuerinformation

- 15 (PLL\_WORD1...n) auswählbar sind.
  - 12. Anordnung nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet,

daß im Phasenregelkreis (PLL) ein Frequenzfenster-Diskriminator (FD) vorgesehen ist, der die Frequenz des Taktsignals
(ts) in Abhängigkeit von der Regeleinrichtungs-Steuerinformation (PLL\_WORD1...n) festlegt und der ebenfalls von der Steuereinheit (STRG, REG) eingestellt wird.

25 13. Anordnung nach einem der Ansprüche 5 bis 12, dadurch gekennzeichnet,

daß im Phasenregelkreis (PLL) ein Schleifenfilter (LF) vorgesehen ist, der von der Steuereinheit (STRG) eingestellt wird.

30 14. Anordnung und Verfahren nach einem der vorherigen Ansprüche,


dadurch gekennzeichnet,

daß das Übertragungsprotokoll ein STM-1- oder STM-4- oder STM-16-, ein Fiber-Channel- oder ein Gigabit-Ethernet-Proto-

35 koll darstellt.

THIS PAGE BLANK (USPTO)

FIG 1



THIS PAGE BLANK (USPTO)

2/2

Datensatz-Nr.	Übertragungs-Protokoll	tragungs-Protokoll Protokoll-Identifizierungs-	Regeleinrichtungs-	Overhead-
		Information	Steuerinformation	Steuerinformation
te1	SDH (STM-1)	PID1	PLL_WORD1	CNT_WD1
	(155 MBiVs)	(z.B. A1- und A2-Byte im		
	-	SOH eines SDH-Signals)	·	
te2	SDH (STM-4)	PID2	PLL_WORD2	CNT_WD2
	(622 MBiVs)	(z.B. A1- und A2-Byte im		
		SOH eines SDH-Signals)		
te3	SDH (STM-16)	PID3	PLL_WORD3	CNT_WD3
	(2,5 GBit/s)	(z.B. A1- und A2-Byte im		
		SOH eines SDH-Signals)		
te4	Gigabit-Ethemet	PID4	PLL_WORD4	CNT_WD4
	(1,25 GBit/s)	(Idle; Präambel; SFD –		
		"Start Frame Delimiter")		
te n		PIDn	PLL_WORDn	CNT_WDn

FIG 2

THIS PAGE BLANK (USPTO)

Inter. Application No PCT)

00/00641 CLASSIFICATION OF SUBJECT MATTER PC 7 H04L25/02 H04L H04L7/10 H04J3/06 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) IPC 7 H04L H04J Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) COMPENDEX, INSPEC, EPO-Internal, PAJ, WPI Data, IBM-TDB C. DOCUMENTS CONSIDERED TO BE RELEVANT Category ° Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. X US 5 297 181 A (BARR KEITH ET AL) 1,2,5,13 22 March 1994 (1994-03-22) column 3, line 47 - line 54 column 4, line 32 - line 68 Y 3,4 6 - 12, 14column 6, line 24 - line 42 figures 6A,6B,7 X US 5 541 933 A (BASNUEVO ROGELIO J ET AL) 1,2,4-7, 30 July 1996 (1996-07-30) column 1, line 17 - line 28 column 1, line 47 - line 58 column 3, line 59 -column 4, line 50 column 6, line 32 - line 47 column 11, line 35 -column 12, line 9 figures 2A,3 -/--Further documents are listed in the continuation of box C. Patent family members are listed in annex. Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international "X" document of particular relevance; the claimed invention filing date cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such docu-"O" document referring to an oral disclosure, use, exhibition or ments, such combination being obvious to a person skilled in the art. "P" document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report

Form PCT/ISA/210 (second sheet) (July 1992)

3

Name and mailing address of the ISA

31 July 2000

Fax: (+31-70) 340-3016

European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,

14/08/2000

Pieper, T

Authorized officer

PCT/DE 00/00641

	PCT/DE 00/00641				
C.(Continu	ation) DOCUMENTS CONSIDERED TO BE RELEVANT				
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.			
Y	US 5 572 515 A (WILLIAMSON ALISTAIR ET AL) 5 November 1996 (1996-11-05) column 1, line 13 - line 44 column 1, line 51 - line 63 column 4, line 38 - line 52 figures 5,6	4,6-12, 14			
Y	ANONYMOUS: "Dynamic Automatic Optical Baud Rate Selection" IBM TECHNICAL DISCLOSURE BULLETIN, vol. 36, no. 5, 1 May 1993 (1993-05-01), pages 75-78, XP000885351 New York, US	3			
A	page 76, line 1 - last line	14			
Α	WO 97 37451 A (DSC COMMUNICATIONS) 9 October 1997 (1997-10-09) page 4, line 3 -page 5, line 19	1,2,4,5, 14			
A	USHIROZAWA M ET AL: "Bit-rate-independent SDH/SONET regenerator for optical network" IEE CONFERENCE PUBLICATION, UK, LONDON: IEE, vol. No. 448, 22 September 1997 (1997-09-22), pages 25-28-28vol4, XP002106977 ISBN: 0-85296-697-0 page 26, paragraph 2 - paragraph 3 figure 3	1,5,6, 13,14			
Α	EP 0 862 272 A (DEUTSCHE TELEKOM AG) 2 September 1998 (1998-09-02) column 7, line 30 - line 39 abstract column 2, line 11 - line 42 column 5, line 12 -column 6, line 15	1,5,6, 10,12-14			
A	SCHEYTT J C ET AL: "A 0.155, 0.622, and 2.488 Gb/s automatic bit rate selecting clock and data recovery IC for bit rate transparent SDH-systems" 1999 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS. ISSCC. FIRST EDITION (CAT. NO.99CH36278), 1999 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS. ISSCC. FIRST EDITION, SAN FRANCISCO, C, pages 348-349, XP002143895 1999, Piscataway, NJ, USA, IEEE, USA ISBN: 0-7803-5126-6 the whole document	1,5			

Application No PCT/52 00/00641

0.40	Al-) PAGUNTING ANNOUNCE TO SECOND	PC1/BE 00/00	
	ction) DOCUMENTS CONSIDERED TO BE RELEVANT		was to stole Alic
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Hele	evant to claim No.
Ρ,Α	WO 99 39483 A (HUBER MANFRED ; JAHREIS OLIVER (DE); SIEMENS AG (DE)) 5 August 1999 (1999-08-05) page 1, line 34 -page 2, line 3 page 3, line 10 - line 21		11
	•		
			·
			·

mation on patent family members

ct/DE 00/00641

	tent document I in search report		Publication date		Patent family member(s)	Publication date
US	5297181	A	22-03-1994	AU EP JP WO	3585893 A 0621994 A 7506470 T 9314562 A	03-08-1993 02-11-1994 13-07-1995 22-07-1993
US	5541933	Α	30-07-1996	NONE		
US	5572515	Α	05-11-1996	NONE		
WO	9737451	Α	09-10-1997	US AU CA EP	5867543 A 2545097 A 2250492 A 0890233 A	02-02-1999 22-10-1997 09-10-1997 13-01-1999
EP	0862272	Α	02-09-1998	DE	19704299 A	27-08-1998
WO	9939483	A	05-08-1999	NONE		



les Aktenzeichen PCT 00/00641

a. Klassifizierung des Anmeldungsgegenstandes IPK 7 H04L25/02 H04L7/10

H04J3/06

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

#### **B. RECHERCHIERTE GEBIETE**

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

IPK 7 HO4L HO4J

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)


COMPENDEX, INSPEC, EPO-Internal, PAJ, WPI Data, IBM-TDB

	SENTLICH ANGESEHENE UNTERLAGEN	
Kategorie®	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 5 297 181 A (BARR KEITH ET AL) 22. März 1994 (1994-03-22)	1,2,5,13
	Spalte 3, Zeile 47 - Zeile 54	
Υ	Spalte 4, Zeile 32 - Zeile 68	3,4, 6-12,14
	Spalte 6, Zeile 24 - Zeile 42 Abbildungen 6A,6B,7	
X	US 5 541 933 A (BASNUEVO ROGELIO J ET AL) 30. Juli 1996 (1996-07-30) Spalte 1, Zeile 17 - Zeile 28 Spalte 1, Zeile 47 - Zeile 58 Spalte 3, Zeile 59 -Spalte 4, Zeile 50 Spalte 6, Zeile 32 - Zeile 47 Spalte 11, Zeile 35 -Spalte 12, Zeile 9 Abbildungen 2A,3	1,2,4-7, 9

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen	X Siehe Anhang Patentfamilie
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen :</li> <li>"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist</li> <li>"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist</li> <li>"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)</li> <li>"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Berudzung, eine Ausstellung oder andere Maßnahmen bezieht</li> <li>"P" Veröffentlichung, die vor dem internationalen Armeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist</li> </ul>	"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondem nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist "&" Veröffentlichung, die Mitglied derselben Patentfamilie Ist
Datum des Abschlusses der internationalen Recherche  31. Juli 2000	Absendedatum des internationalen Recherchenberichts  14/08/2000
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Bevollmächtigter Bediensteter Pieper, T



## RECHERCHENBERICHT



C.(Fortsetz	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	
Kategorie®	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Y	US 5 572 515 A (WILLIAMSON ALISTAIR ET AL) 5. November 1996 (1996-11-05) Spalte 1, Zeile 13 - Zeile 44 Spalte 1, Zeile 51 - Zeile 63 Spalte 4, Zeile 38 - Zeile 52 Abbildungen 5,6	4,6-12, 14
Y	ANONYMOUS: "Dynamic Automatic Optical Baud Rate Selection" IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 36, Nr. 5, 1. Mai 1993 (1993-05-01), Seiten 75-78, XP000885351 New York, US	3
A	Seite 76, Zeile 1 - letzte Zeile	14
A	WO 97 37451 A (DSC COMMUNICATIONS) 9. Oktober 1997 (1997-10-09) Seite 4, Zeile 3 -Seite 5, Zeile 19	1,2,4,5,
Α	USHIROZAWA M ET AL: "Bit-rate-independent SDH/SONET regenerator for optical network" IEE CONFERENCE PUBLICATION, UK, LONDON: IEE, Bd. NO. 448, 22. September 1997 (1997-09-22), Seiten 25-28-28vol4, XP002106977 ISBN: 0-85296-697-0 Seite 26, Absatz 2 - Absatz 3 Abbildung 3	1,5,6, 13,14
A	EP 0 862 272 A (DEUTSCHE TELEKOM AG) 2. September 1998 (1998-09-02) Spalte 7, Zeile 30 - Zeile 39 Zusammenfassung Spalte 2, Zeile 11 - Zeile 42 Spalte 5, Zeile 12 -Spalte 6, Zeile 15	1,5,6, 10,12-14
A	SCHEYTT J C ET AL: "A 0.155, 0.622, and 2.488 Gb/s automatic bit rate selecting clock and data recovery IC for bit rate transparent SDH-systems" 1999 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS. ISSCC. FIRST EDITION (CAT. NO.99CH36278), 1999 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE. DIGEST OF TECHNICAL PAPERS. ISSCC. FIRST EDITION, SAN FRANCISCO, C, Seiten 348-349, XP002143895 1999, Piscataway, NJ, USA, IEEE, USA ISBN: 0-7803-5126-6 das ganze Dokument	1,5

## INTERNATIONALER ECHERCHENBERICHT

PCT 20/00641

		PC1762 00/00641
C.(Fortsetz	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommen	den Teile Betr. Anspruch Nr.
P,A	WO 99 39483 A (HUBER MANFRED ; JAHREIS OLIVER (DE); SIEMENS AG (DE)) 5. August 1999 (1999-08-05) Seite 1, Zeile 34 -Seite 2, Zeile 3 Seite 3, Zeile 10 - Zeile 21	11

## INTERNATIONA RECHERCHENBERICHT

Angaben zu Veröffentlichu

ie zur selben Patentfamilie gehören



Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US 52	97181	A	22-03-1994	AU EP JP WO	3585893 A 0621994 A 7506470 T 9314562 A	03-08-1993 02-11-1994 13-07-1995 22-07-1993
US 55	41933	Α	30-07-1996	KEIN	IE .	
US 55	72515	Α	05-11-1996	KEIN	IE .	
WO 97	37451	Α	09-10-1997	US AU CA EP	5867543 A 2545097 A 2250492 A 0890233 A	02-02-1999 22-10-1997 09-10-1997 13-01-1999
EP 08	62272	Α	02-09-1998	DE	19704299 A	27-08-1998
WO 99	39483	Α	05-08-1999	KEIN	VE	